PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-298292

(43)Date of publication of application: 29.10.1999

(51)Int.Cl.

H03H 11/04 H04B 1/40

(21)Application number: 10-098627

(71)Applicant:

HITACHI LTD

(22)Date of filing:


(72)Inventor:

KOBAYASHI YOICHIRO

(54) CUTOFF FREQUENCY CONTROL METHOD FOR ANALOG FILTER AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PROBLEM TO BE SOLVED: To improve the production efficiency of a semiconductor integrated circuit device while unnecessitating the trimming of a probe check by automatically controlling a cutoff frequency with high accuracy.

SOLUTION: When the power source of electronic equipment is turned on and a training mode is started, digital sine waveform data outputted from a waveform storage memory 26 are converted into analog waveforms by a D/A converter 27 and inputted to an analog filter part 4 with its cutoff frequency set to the minimum by a discrimination control circuit 30. The output signal of the analog filter part 4 is converted into digital waveforms again by an A/D converter 28 and an effective value is calculated by a sum adder 29. Based on that effective value and a conversion table, the discrimination control circuit 30 varies the electrostatic capacitance value of the analog filter part 4 so as to optimize the cutoff frequency.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-298292

(43)公開日 平成11年(1999)10月29日

(51) Int.CL.6	
H03H	11/04
HA4B	1/40

證別記号

FΙ H03H 11/04 H 0 4 B 1/40

Н

審査請求 未請求 請求項の数5	OL	(全	16 貝)
-----------------	----	----	-------


(21)出願番号	特顧平10-98627 平成10年(1998) 4月10日	(71)出願人	株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地 小林 洋一郎
		(74)代理人	東京都育梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 弁理士 筒井 大和
			,

(54) 【発明の名称】 アナログフィルタのカットオフ周波数調整方法および半導体集積回路装置

(57)【要約】

【課題】 高精度にカットオフ周波数を自動的に調整す ることにより、プローブ検査のトリミングを不要とし、 半導体集積回路装置の製造効率を向上させる。

【解決手段】 電子機器の電源がONされ、トレーニン グモードが開始されると、波形格納メモリ26から出力 されたデジタルの正弦波形データをD/A変換器27に よってアナログ波形に変換し、判定制御回路30によっ てカットオフ周波数が最低に設定されたアナログフィル 夕部4に入力する。アナログフィルタ部4の出力信号を A/D変換器28によって再びデジタル波形に変換し、 積和器29により実効値を算出する。判定制御回路30 は、その実効値と変換テーブルとに基づいてカットオフ 周波数が最適となるようにアナログフィルタ部4の静電 容量値を可変する。



【特許請求の範囲】

2;

【請求項1】 半導体集積回路装置に設けられた抵抗、 静電容量素子ならびに能動素子からなるアナログフィル タのカットオフ周波数調整方法であって、

調整用の正弦波デジタル信号をアナログ信号に変換する 工程と、

前記アナログフィルタの静電容量値を最大に可変し、前 記アナログフィルタのカットオフ周波数を最低に設定す る工程と、

静電容量値が最大にされた前記アナログフィルタに変換 10 されたアナログ信号を入力し、前記アナログフィルタか ら出力されたアナログ信号をデジタル信号に変換する工 程と、

変換されたデジタル信号の実効値を算出する工程と、 その実効値から変換テーブルに基づいて前記アナログフ ィルタの減衰量を検知し、静電容量値を可変させ、前記 アナログフィルタのカットオフ周波数を調整する工程と を有することを特徴とするカットオフ周波数調整方法。

【請求項2】 半導体集積回路装置に設けられた抵抗、 **静電容量素子ならびに能動素子からなるアナログフィル 20** タのカットオフ周波数調整方法であって、

調整用の正弦波デジタル信号をアナログ信号に変換する

前記アナログフィルタの静電容量値を最大に可変し、前 記アナログフィルタのカットオフ周波数を最低に設定す

静電容量値が最大にされた前記アナログフィルタに変換 されたアナログ信号を入力し、前記アナログフィルタか ら出力されたアナログ信号をデジタル信号に変換する工 程と、

変換されたデジタル信号の実効値を算出する工程と、 その実効値と予め設定された基準実効値との比較を行 い、算出された実効値が基準実効値よりも大きくなるま で段階的に静電容量値を可変させ、前記アナログフィル タのカットオフ周波数を調整する工程とを有することを 特徴とするカットオフ周波数調整方法。

【請求項3】 抵抗、静電容量素子ならびに能動素子か らなるアナログフィルタが設けられた半導体集積回路装 置であって、前記アナログフィルタのカットオフ周波数 を自動的に調整するカットオフ周波数調整手段を備えた ことを特徴とする半導体集積回路装置。

【請求項4】 請求項3記載の半導体集積回路装置にお いて、

前記カットオフ周波数調整手段が、

カットオフ周波数調整用の正弦波デジタル信号が格納さ れた正弦波格納部と、

前記正弦波格納部から出力された正弦波デジタル信号を アナログ信号に変換し、前記アナログフィルタに出力す る第1の信号変換部と、

前記アナログフィルタから出力されたアナログ信号をデ 50

ジタル信号に変換する第2の信号変換部と、

前記第2の信号変換部に変換されたデジタル信号の実効 値を算出する実効値演算部と、

前記実効演算部によって算出された実効値から変換テー ブルに基づいて前記アナログフィルタの減衰量を検知 し、それに見合った制御信号を生成する判定制御部と、 前記判定制御部から出力された制御信号に基づいて、前 記アナログフィルタの静電容量値を可変し、カットオフ 周波数を可変させる静電容量可変部とよりなることを特 徴とする半導体集積回路装置。

【請求項 5 】 請求項 4 記載の半導体集積回路装置にお いて、前記静電容量可変部が、アナログフィルタのカッ トオフ周波数を可変する複数の静電容量素子と、前記複 数の静電容量素子のそれぞれに設けられ、前記判定制御 部の制御信号によって動作制御が行われる導通制御スイ ッチとよりなること特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アナログフィルタ のカットオフ周波数調整方法および半導体集積回路装置 に関し、特に、アナログフィルタにおけるカットオフ周 波数の自動調整に適用して有効な技術に関するものであ る。

[0002]

【従来の技術】本発明者が検討したところによれば、た とえば、移動体通信用ベースバンドの半導体集積回路装 置には、特定の周波数を減衰させるアナログフィルタが 備えられており、このアナログフィルタとしては、アク ティブRCフィルタがあり、抵抗、静電容量素子および 演算増幅器などの能動素子によって構成されている。

【0003】なお、この種のフィルタについて詳しく述 30 べてある例としては、平成5年7月10日、株式会社オ ーム社発行、髙木 昇 (著) 、「電子工学ポケットブッ ク」P3-36~P3-41があり、この文献には、各 種フィルタの構成などが記載されている。

[0004]

【発明が解決しようとする課題】ところが、上記のよう な半導体集積回路装置に設けられたアナログフィルタで は、次のような問題点があることが本発明者により見い 出された。

【0005】アナログフィルタは、高精度のカットオフ 周波数が必要とされるが、半導体集積回路装置の製造ば らつきによってアナログフィルタのカットオフ周波数が 設計値からずれてしまう。

【0006】そのため、半導体集積回路装置のプローブ 検査時において、ヒューズのトリミングにより静電容量 値の調整を行い、個々の半導体集積回路装置のアナログ フィルタにおけるカットオフ周波数の調整を行っている が、このトリミングを行うためのテストが長時間化して しまい、製造効率が低下してしまうという問題がある。

【0007】また、トリミングを行う場合には、トリミ ングパッドやヒューズなどが半導体チップ上に多数形成 されるので、半導体チップの省面積化が困難となる恐れ

【0008】本発明の目的は、高精度にカットオフ周波 数を自動的に調整することにより、プローブ検査におけ るトリミングを不要とし、製造効率を大幅に向上するこ とのできるアナログフィルタのカットオフ周波数調整方 法および半導体集積回路装置を提供することにある。

【0009】本発明の前記ならびにその他の目的と新規 10 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0010]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0011】すなわち、本発明のアナログフィルタのカ ットオフ周波数調整方法は、調整用の正弦波デジタル信 号をアナログ信号に変換する工程と、該アナログフィル タの静電容量値を最大に可変し、アナログフィルタのカ ットオフ周波数を最低に設定する工程と、静電容量値が 最大にされたアナログフィルタに変換されたアナログ信 号を入力し、アナログフィルタから出力されたアナログ 信号をデジタル信号に変換する工程と、変換されたデジ タル信号の実効値を算出する工程と、その実効値から変 換テーブルに基づいてアナログフィルタの減衰量を検知 し、静電容量値を可変させ、アナログフィルタのカット オフ周波数を調整する工程とを有するものである。

【0012】また、本発明のアナログフィルタのカット オフ周波数調整方法は、調整用の正弦波デジタル信号を アナログ信号に変換する工程と、該アナログフィルタの 静電容量値を最大に可変し、アナログフィルタのカット オフ周波数を最低に設定する工程と、静電容量値が最大 にされたアナログフィルタに変換されたアナログ信号を 入力し、アナログフィルタから出力されたアナログ信号 をデジタル信号に変換する工程と、変換されたデジタル 信号の実効値を算出する工程と、その実効値と予め設定 された基準実効値との比較を行い、算出された実効値が 基準実効値よりも大きくなるまで段階的に静電容量値を 可変させ、アナログフィルタのカットオフ周波数を調整 する工程とを有するものである。

【0013】さらに、本発明の半導体集積回路装置は、 抵抗、静電容量素子ならびに能動素子からなるアナログ フィルタのカットオフ周波数を自動的に調整するカット オフ周波数調整手段を備えたものである。

【0014】また、本発明の半導体集積回路装置は、前 記カットオフ周波数調整手段が、カットオフ周波数調整 用の正弦波デジタル信号が格納された正弦波格納部と、 当該正弦波格納部から出力された正弦波デジタル信号を アナログ信号に変換し、アナログフィルタに出力する第

1の信号変換部と、アナログフィルタから出力されたア ナログ信号をデジタル信号に変換する第2の信号変換部 と、当該第2の信号変換部に変換されたデジタル信号の 実効値を算出する実効値演算部と、当該実効演算部によ って算出された実効値からアナログフィルタの減衰量を 検知し、それに見合った制御信号を生成する判定制御部 と、当該判定制御部から出力された制御信号に基づい て、アナログフィルタの静電容量値を可変し、カットオ フ周波数を可変させる静電容量可変部とよりなるもので ある。

【0015】さらに、本発明の半導体集積回路装置は、 前記静電容量可変部が、アナログフィルタのカットオフ 周波数を可変する複数の静電容量案子と、複数の静電容 量素子のそれぞれに設けられ、判定制御部の制御信号に よって動作制御が行われる導通制御スイッチとよりなる ものである。

【0016】以上のことにより、自動的にアナログフィ ルタのカットオフ周波数の調整を行うことができるの で、プローブ検査におけるアナログフィルタの検査なら びにカットオフ周波数の調整を行うトリミングを不要と することができ、半導体集積回路装置の製造効率を大幅 に向上することができる。

[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0018】(実施の形態1)図1は、本発明の実施の 形態 1 による半導体集積回路装置のブロック図、図 2 は、本発明の実施の形態1による半導体集積回路装置に 設けられたカットオフ周波数調整回路のブロック図、図 3は、本発明の実施の形態1によるカットオフ周波数調 整回路に設けられたアナログフィルタ部の説明図、図4 は、本発明の実施の形態1によるカットオフ周波数調整 回路に設けられた積和器の説明図、図5は、本発明の実 施の形態1によるカットオフ周波数調整回路に用いられ る変換テーブルの説明図、図6は、本発明の実施の形態 1 によるカットオフ周波数調整回路の制御フローチャー トである。

【0019】本実施の形態1において、たとえば、携帯 電話などに用いられる移動通信用ベースバンドの半導体 集積回路装置には、入出力切り換え部1が設けられてお り、この入出力切り換え部1は、信号の入出力切り換え を行う。

【0020】また、入出力切り換え部1には、アンプ2 が接続されており、このアンプ2は、該切り換え部から 出力された信号の増幅を行う。アンプ2には、ダウンコ ンバータ3が接続されており、信号の周波数を所定の周 波数にコンバートする。ダウンコンバータ3には、アナ ログフィルタ部4、4aが接続されている。アナログフ ィルタ部4,4aは、所定の周波数を減衰させる。

【0021】アナログフィルタ部4、4aには、A/D

. "

変換器 5, 5 a がそれぞれ接続され、このA/D変換器 5, 5 a は、アナログフィルタ部 4, 4 a から出力された各々のアナログ信号をデジタル信号に変換する。

【0022】さらに、A/D変換器5,5aには、復調器6が接続されており、この復調器6は、該A/D変換器5,5aから出力されたデジタル信号の復調を行う。 復調器6には、TDMAコントローラ7が接続されている。TDMAコントローラ7は、時分割多重アクセスにおけるチャネルのデコードを行う。

【0023】また、TDMAコントローラ7には、デコ 10 ーダ8が接続されており、このデコーダ8は、圧縮デー タのデコードを行う。デコーダ8には、デジタルフィル タ9が接続され、その後段には、D/A変換器10が接 続されている。そして、D/A変換器10の後段にはア ナログフィルタ11が接続されている。

【0024】D/A変換器10は、デジタル信号をアナログ信号に変換する。このD/A変換器10によって変換されたアナログ信号は、アナログフィルタ11を介して音声信号として出力される。

【0025】さらに、TDMAコントローラ7には、オ 20 ートゲインコントローラ12が接続されており、このオ ートゲインコントローラ12には、D/A変換器13が 接続されている。また、D/A変換器13は、ダウンコ ンパータ3およびアンプ2に接続されている。これらオ ートゲインコントローラ12、D/A変換器13は、ア ンプのゲインコントロールを行う。

【0026】また、A/D変換器5,5aには、積和器 14が接続されており、この積和器14の出力部が復調 器6に接続されている。積和器14は、A/D変換器 5,5aから出力されるデジタル信号の実効値を計算す 30

【0027】さらに、半導体集積回路装置には、アナログフィルタ15が設けられており、このアナログフィルタ15は、入力された音声信号の所定の周波数を減衰させる。アナログフィルタ15には、A/D変換器16が接続されている。A/D変換器16は、アナログフィルタ15から出力されたアナログ信号をデジタル信号に変換する。

【0028】A/D変換器16には、デジタルフィルタ 17が接続され、該デジタルフィルタ17には、エンコ 40 ーダ18が接続されている。デジタルフィルタ17は、 変換されたデジタル信号の所定の周波数を減衰させ、エ ンコーダ18は、デジタルフィルタ17から出力された デジタル信号の圧縮を行う。

【0029】エンコーダ18には、TDMAコントローラ19が接続され、このTDMAコントローラ19は、 時分割多重アクセスにおけるチャネルのエンコードを行う。また、TDMAコントローラ19には、ROM(Read Only Memory)などのメモリが設け られた変調器20が接続されており、この変調器20

6 は、TDMAコントローラ19から出力された信号の変調を行う。

【0030】変調器20には、D/A変換器21,21 aが接続されている。このD/A変換器21,21a は、変調器20から出力されたデジタル信号をアナログ 信号に変換する。

【0031】また、D/A変換器21,21aには、アナログフィルタ部22,22aがそれぞれ接続されており、これらアナログフィルタ部22,22aは、アナログ信号における所定の周波数帯域を減衰させる。

【0032】さらに、アナログフィルタ部22,22aには、アップコンバータ23が接続され、このアップコンバータ23は、アナログフィルタ部22,22aから出力されるデジタル信号を高い周波数に変換する。アップコンバータ23には、アンプ24が接続されている。このアンプ24は、入出力切り換え部1に出力される信号の増幅を行う。

【0033】また、アナログフィルタ部4,4a,2 2,22aには、カットオフ周波数調整回路25が接続 されており、このカットオフ周波数調整回路25は、自 動的に該アナログフィルタ部4,4a,22,22aに 設けられたアナログフィルタのカットオフ周波数を高精 度に調整する。

【0034】次に、アナログフィルタ部4,4a,2 2,22aならびにカットオフ周波数調整回路25の構成について、図2、図3を用いて説明する。

【0035】カットオフ周波数調整回路25には、図2に示すように、波形格納メモリ(正弦波格納部)26が設けられている。この波形格納メモリ26は、たとえば、ROMなどの半導体メモリからなり、カットオフ周波数における振幅0dBの正弦波形データが格納されている

【0036】波形格納メモリ26には、D/A変換器 (第1の信号変換部) 27が接続されており、このD/ A変換器27は、波形格納メモリ26におけるデジタル 信号の波形をアナログ信号の波形に変換する。

【0037】D/A変換器27には、アナログフィルタ 部4が接続されている。また、このアナログフィルタ部 4には、前述したように、ダウンコンバータ3(図1) が接続されている。

【0038】アナログフィルタ部4は、図3に示すように、抵抗R1,R2、コンデンサCH1,CS1および演算増幅器(能動素子)PからなるアクティブRCフィルタと、n個のコンデンサ(静電容量素子)CH2~CHn,CS2~CSnからなる静電容量可変部とにより構成されている。

【0039】アナログフィルタ部4の入力部には、抵抗 R1の一方の接続部が接続され、他方の接続部には、抵 抗R2の一方の接続部が接続されている。また、抵抗R 50 1の他方の接続部には、コンデンサCH1~CHnが並 列接続されており、コンデンサCH2~CHnには、M OSトランジスタからなる制御用スイッチ(導通制御ス イッチ)SWH1~SWHnが接続されている。

【0040】これら並列接続されたコンデンサCH1~CHnの他方の接続部には、演算増幅器Pの出力部と接続されている。また、この演算増幅器Pの出力が、アナログフィルタ部4の出力部となり、A/D変換器(第2の信号変換部)28ならびに前述したA/D変換器5(図1)と接続されている。

【0041】この出力部は、演算増幅器Pの他方の入力 10 部とも接続されている。A/D変換器28は、アナログフィルタ部4から出力されたアナログ信号をデジタル信号に変換する。

【0042】また、抵抗R2の他方の接続部は、演算増幅器Pの一方の入力部と接続されている。さらに、この演算増幅器Pの一方の入力部と基準電位であるグランド電位VSSとの間には、コンデンサCS1~CSnが接続されている。

【0043】これらコンデンサCS2~CSnの他方の接続部とグランド電位VSSとの間には、MOSトランジスタからなる制御用スイッチ(導通制御スイッチ)SWS1~SWSnが接続されている。また、制御用スイッチSWH1~SWHn, SWS1~SWSnは、スイッチ制御信号によってON、OFFの制御が行われる。【0044】これら制御用スイッチSWH1~SWHn, SWS1~SWSnがONした場合には、そのコンデンサの容量がフィルタとして機能することになり、カットオフ周波数が低くなる。一方、制御用スイッチSWH1~SWHn, SWS1~SWSnがOFFの場合には、カットオフ周波数が高くなる。

【0045】ここでは、アナログフィルタ部4の構成について説明したが、アナログフィルタ部4a, 22, 2 2 a においても同様の回路構成となる。また、これらアナログフィルタ部4a, 22, 22 a には、カットオフ周波数調整回路25のD/A変換部27およびA/D変換器28は接続されておらず、制御スイッチSWH1~SWHn, SWS1~SWSnを制御するスイッチ制御信号のみがアナログフィルタ4a, 22, 22 a に入力されるように接続されている。

【0046】そして、これらアナログフィルタ部4、4a、22、22aのコンデンサCH2~CHn、CS2~CSnおよび制御用スイッチSWH1~SWHnが、SWS1~SWSnとカットオフ周波数調整回路25とによってカットオフ周波数調整手段が構成されている。【0047】さらに、A/D変換器28には、図2に示すように、積和器(実効値演算部)29が接続されており、この積和器29は、該A/D変換器28によってデジタル信号に変換された波形の実効値を算出する。

【0048】この積和器29は、図4に示すように、シフトレジスタSR、加算器ADおよびレジスタJによっ

て構成されており、シフトレジスタSRによって入力データをシフトし、加算器AD、レジスタ」によって、各ビットの状態に応じて加算することにより、2乗加算を行う。

【0049】また、積和器29には、図2に示すように、判定制御回路30が接続されている。この判定制御回路30には、積和器29によって演算された実効値からアナログフィルタ部4のカットオフ周波数が最適となる制御スイッチSWH1~SWHn, SWS1~SWSnの設定を判定し、スイッチ制御信号を該アナログフィルタ部4,4a,22,22aに出力する。

【0050】この判定制御回路30には、図5に示すように、積和器29によって演算された実効値からカットオフ周波数が最適となる制御スイッチSWH1~SWHn,SWS1~SWSnの数が設定されている変換テーブルHTが格納されている。

【0051】この変換テーブルHTのデータは、予め設計によって求めておく。つまり、ある抵抗、静電容量のばらつきに対してアナログフィルタの減衰量を算出し、それに応じた制御スイッチSWH1~SWHn, SWS1~SWSnの数を設定をする。また、変換テーブルHTの左側は演算された実効値であり、右側は、その演算された実効値の場合にONされるスイッチの数を示している

【0052】次に、本実施の形態1の作用について、図 1~図3および図6のフローチャートを用いて説明する。

【0053】まず、携帯電話などの電子機器の電源がONされると、電子機器のキャリブレーションなどを行うトレーニングモードが開始される(ステップS101)。この時、判定制御回路30は、カットオフ周波数が最低となる制御、すなわち、すべての制御用スイッチSWH1~SWHn,SWS1~SWSnがONするようにスイッチ制御信号を出力する(ステップS102)。

【0054】その後、波形格納メモリ26からデジタルの正弦波形データを出力する。その正弦波形データは、D/A変換器27によってアナログ波形に変換され、アナログフィルタ部4を介してA/D変換器28によって再びデジタル波形に変換される。

【0055】A/D変換器28によって変換されたデジタル波形は、積和器29によってその波形の実効値が算出され、判定制御回路30に入力される(ステップS103)。ステップS103の処理において、実効値が算出されると判定制御部32は、波形格納メモリ26から出力されている正弦波形データの出力を停止させる(ステップS104)。

【0056】判定制御回路30は、積和器29から入力 された実効値と変換テーブルHTとに基づいてカットオ フ周波数が最適となる設置が行われるようにスイッチ制 御信号をアナログフィルタ部4, 4a, 22, 22aに 出力し、設定が行われて(ステップS105)、トレー ニングモードが終了となる(ステップS106)。

【0057】それにより、本実施の形態1においては、カットオフ周波数調整回路25が、アナログフィルタ部4,4a,22,22aにおけるアナログフィルタのカットオフ周波数を自動的に最適に調整するので、プローブ検査におけるトリミング工程を不要にでき、半導体集積回路装置の製造効率を大幅に向上することができる。

【0058】また、本実施の形態1では、アナログフィルタ部4の実効値のずれだけを検出して、すべてのアナログフィルタ部4、4a、22、22aのカットオフ周波数の調整を行っていたが、それぞれのアナログフィルタ4、4a、22、22aにカットオフ周波数調整回路25を設け、個別にアナログフィルタ部4、4a、22、22aのカットオフ周波数の調整を行うようにしてもよい。

【0059】(実施の形態2)図7は、本発明の実施の 形態2によるアナログフィルタカットオフ周波数可変制 御手段の制御フローチャートである。

【0060】本実施の形態2において、移動通信用ベースバンドの半導体集積回路装置は、前記実施の形態1における図1と同様の構成となっている。

【0061】また、カットオフ周波数調整回路25についても、前記実施の形態1の図2と同様に、波形格納メモリ26、D/A変換器27、A/D変換器28、積和器29、ならびに判定制御回路30によって構成されているが、判定制御回路30には、変換テーブルHT(図5)が格納されておらず、判定制御回路30には、カットオフ周波数における減衰量、つまり、-3dBにおけ30を実効値が予めプリセットされている。

【0062】次に、図1~図3および図7のフローチャートを用いてアナログフィルタ部4,24を説明する。【0063】携帯電話などの電子機器の電源がONされると、電子機器のキャリブレーションなどを行うトレーニングモードが開始される(ステップS201)。同時に、判定制御回路30は、カットオフ周波数が最低となる制御、すなわち、すべての制御用スイッチSWH1~SWHn,SWS1~SWSnがONするようにスイッチ制御信号を出力する(ステップS202)。

【0064】その後、波形格納メモリ26からデジタルの正弦波形データを出力する。その正弦波形データは、D/A変換器27によってアナログ波形に変換され、アナログフィルタ部4を介してA/D変換器28によって再びデジタル波形に変換される。

【0065】A/D変換器28によって変換されたデジタル波形は、積和器29によってその波形の実効値が算出され、判定制御回路30に入力される(ステップS203の処理において、実効値が算出されると判定制御部32は、波形格納メモリ26から

10 出力されている正弦波形データの出力を停止させる(ステップミュロ4)

テップS204)。 【0066】そして、判定制御回路30は、積和器29から入力された実効値と前述したプリセットされた実効値との比較を行い(ステップS205)、積和器29から出力された実効値がプリセットされている実効値Xよりも小さい場合には、積和器29のリセットを行う(ステップS206)。

【0067】また、判定制御回路30は、制御用スイッチSWH1, SWS1をそれぞれONし(ステップS207)、ステップS203~S205の処理を行う。そして、これらステップS203~S207の処理を繰り返すことによってアナログフィルタのカットオフ周波数を徐々に高くしていき、積和器29から出力される実効値が実効値Xよりも大きくなった時点でトレーニングモードを終了する(ステップS208)。

【0068】それにより、本実施の形態2においても、 カットオフ周波数調整回路25が、アナログフィルタ部 4,4a,22,22aのカットオフ周波数を自動的に 20 最適に調整するので、プローブ検査におけるトリミング 工程を不要にでき、半導体集積回路装置の製造効率を大 幅に向上することができる。

【0069】(実施の形態3)図8は、本発明の実施の 形態3による半導体集積回路装置のブロック図、図9 は、本発明の実施の形態3による半導体集積回路装置に 設けられたカットオフ周波数調整回路のブロック図、図 10は、本発明の実施の形態3によるカットオフ周波数 調整回路の制御フローチャートである。

【0070】本実施の形態3においては、図8に示すより うに、携帯電話などに用いられる移動通信用ベースバンドの半導体集積回路装置が、入出力切り換え部1、アンプ2、24、ダウンコンパータ3、アナログフィルタ部4、4a、22、22a、5a,16、復調器6、TD MAコントローラ7,19、デコーダ8、デジタルフィルタ9,17、D/A変換器10,13,21a、アナログフィルタ11,15、オートゲインコントローラ12、エンコーダ18、変調器20、アップコンパータ23、変調器31、D/A変換器(第1の信号変換部)32、A/D変換器(第2の信号変換部)33、積和器(実効値演算部)34、判定制御回路35、ならびに切り換えスイッチSW1~SW5によって構成されている

【0071】また、これら変調器31、D/A変換器3 2、A/D変換器33、積和器34、判定制御回路3 5、および切り換えスイッチSW1~SW5によりカットオフ周波数調整回路36が構成されている。

【0072】さらに、変調器31、D/A変換器32、A/D変換器33、積和器34は、予め半導体集積回路装置に設けられた既存の回路であり、判定制御回路35 と切り換えスイッチSW1~SW5とが新たに設けられ

た回路となっている。

6 15

【0073】このカットオフ周波数調整回路36の構成 について、図9を用いて説明する。

【0074】変調器31には、切り換えスイッチSW1 が接続されており、一方の接続部が変調を行う変調部3 1 a の出力部と接続され、他方の接続部には、前述した ように変調器31に設けられた半導体メモリであるRO M (正弦波格納部) 31bの出力部と接続されている。

【0075】ここで、ROM31bには、カットオフ周 波数における振幅0 d Bの正弦波形データが格納されて いる。また、切り換えスイッチSW1のコモン接点がD /A変換器32と接続されている。

【0076】D/A変換器32には、アナログフィルタ 部22が接続されており、このアナログフィルタ部22 の出力部には、切り換えスイッチSW2のコモン接点が 接続されている。

【0077】切り換えスイッチSW2の一方の接続部に は、アップコンバータ23(図8)が接続され、他方の 接続部には、切り換えスイッチSW3の一方の接続部が 接続されている。

【0078】切り換えスイッチSW3の他方の接続部 は、アナログフィルタ4を介してダウンコンバータ(図 8) から出力される復調波が入力されるように接続され ており、切り換えスイッチSW3のコモン接点は、A/ D変換器33と接続されている。

【0079】また、A/D変換器33の出力部は、積和 器34ならびに切り換えスイッチSW4の一方の接続部 と接続されている。切り換えスイッチSW4のコモン接 点には、復調器6が接続されている。

【0080】積和器34は、切り換えスイッチSW5の 30 コモン接点と接続されており、この切り換えスイッチS W5の一方の接続部には、判定制御回路35が接続さ れ、他方の接続部には、復調器6と接続されている。

【0081】また、これら切り換えスイッチSW1~S W 5 は、判定制御回路 3 5 によって接続先の切り換え制 御が行われている。

【0082】次に、本実施の形態3の作用について、図 8、図9および図10のフローチャートを用いて説明す る。

【0083】まず、電源がONされると、半導体集積回 路装置のキャリブレーションなどを行うトレーニングモ ードが開始される(ステップS301)。この時、判定 制御回路35は、切り換えスイッチSW1~SW5をO Nさせ、図9に示すループとなりように接続先を切り換 える (ステップS302)。

【0084】また、判定制御回路35は、カットオフ周 波数が最低となる制御、すなわち、すべての制御用スイ ッチSWH1~SWHn, SWS1~SWSn (図3) がONするようにスイッチ制御信号を出力する(ステッ プS303)。

【0085】その後、変調器31のROM31bからカ ットオフ周波数における振幅 0 d Bの正弦波形データを 出力する。その正弦波形データは、D/A変換器32に よってアナログ波形に変換され、アナログフィルタ部2 2を介してA/D変換器33によって再びデジタル波形 に変換される。

12

【0086】A/D変換器33によって変換されたデジ タル波形は、積和器34によってその波形の実効値が算 出され、判定制御回路35に入力される(ステップS3 04)。ステップS304の処理において、実効値が算 出されると判定制御部35は、ROM31bから出力さ れている正弦波形データの出力を停止させる(ステップ S305).

【0087】判定制御回路35は、積和器34から入力 された実効値と変換テーブルHT(図5)とに基づい て、カットオフ周波数が最適となるスイッチ制御信号 を、それぞれのアナログフィルタ部4, 4 a, 2 2, 2 2 a に出力してカットオフ周波数の調整を行う。 (ステ ップS306)、その後、判定制御回路35は、切り換 えスイッチSW1~SW5をOFFし(ステップS30 7)、トレーニングモードが終了となる(ステップS3 08).

【0088】それにより、本実施の形態3においても、 アナログフィルタのカットオフ周波数を自動的に最適に 調整するので、プローブ検査におけるトリミング工程を 不要にでき、半導体集積回路装置の製造効率を大幅に向 上することができる。

【0089】また、カットオフ周波数調整回路36が半 導体集積回路装置に予め設けられている既存の回路によ って構成されているので、半導体集積回路装置を低コス トとすることができ、かつ半導体チップの省面積化を行 うことができる。

【0090】さらに、本実施の形態3によれば、判定制 御回路35には、変換テーブルHT(図5)が格納され た構成であったが、判定制御回路35にカットオフ周波 数における減衰量である-3dBにおける実効値をプリ セットすることによって変換テーブルHTを用いずにカ ット周波数の調整を行うことができる。

【0091】この場合のカットオフ周波数調整回路36 における制御を、図9および図11のフローチャートに より説明する。

【0092】携帯電話などの電子機器の電源がONされ ると、トレーニングモードが開始され(ステップS40 1) 切り換えスイッチSW1~SW5がONされる(ス テップS402)。判定制御回路35は、すべての制御 用スイッチSWH1~SWHn, SWS1~SWSnが ONするようにスイッチ制御信号を出力する(ステップ S403).

【0093】その後、ROM31bかちデジタルの正弦 50 波形データが、D/A変換器32によってアナログ波形

. ...

に変換され、アナログフィルタ部22を介してA/D変 換器33によって再びデジタル波形に変換される。

【0094】そのデジタル波形は、積和器234によっ て実効値が算出され、判定制御回路35に入力される (ステップS404)。 実効値が算出されると判定制御 部35は、ROM31bから出力されている正弦波形デ ータの出力を停止させる(ステップS405)。

【0095】そして、判定制御回路35は、積和器34 から入力された実効値と前述したプリセットされた実効 値との比較を行い (ステップS406) 、積和器34か 10 ら出力された実効値がプリセットされている実効値Xよ りも小さい場合には、積和器29のリセットを行う(ス テップS407)。

【0096】また、判定制御回路35は、制御用スイッ チSWH1, SWS1をそれぞれONし (ステップS4 08)、ステップS404~S406の処理を行う。そ して、これらステップS404~S408の処理を繰り 返すことによってアナログフィルタのカットオフ周波数 を徐々に高くしていき、積和器34から出力される実効 値が実効値Xよりも大きくなった時点で、切り換えスイ ッチSW1~SW5をOFFし(ステップS409)、 トレーニングモードを終了する(ステップS410)。 【0097】これによっても、アナログフィルタ部4, 4 a, 2 2, 2 2 a のカットオフ周波数を自動的に最適 に調整するので、プローブ検査におけるトリミング工程 が不要となり、半導体集積回路装置の製造効率を大幅に

向上することができる。 【0098】また、半導体集積回路装置を低コストとす ることができ、かつ半導体チップの省面積化を行うこと ができる。

【0099】以上、本発明者によってなされた発明を発 明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることはいうまでも ない。

【0100】たとえば、前記実施の形態1~3において は、正弦波データをROMに格納していたが、デジタル の正弦波データをゲートアレイによって生成するように してもよい。

[0101]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0102】(1)本発明によれば、アナログフィルタ のカットオフ周波数を自動的に最適に調整するので、プ ローブ検査におけるトリミングを不要とすることができ

【0103】(2)また、本発明では、カットオフ周波 数調整手段を半導体集積回路装置に予め設けられている 既存の回路によって構成することにより、半導体集積回 50 17 デジタルフィルタ

路装置を低コストとすることができ、かつ半導体チップ の省面積化を行うことができる。

【0104】(3)さらに、本発明においては、上記 (1)、(2)により、半導体集積回路装置の製造効率 ならびに信頼性を大幅に向上することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1による半導体集積回路装 置のブロック図である。

【図2】本発明の実施の形態1による半導体集積回路装 置に設けられたカットオフ周波数調整回路のブロック図 である。

【図3】本発明の実施の形態1によるカットオフ周波数 調整回路に設けられたアナログフィルタ部の説明図であ

【図4】本発明の実施の形態1によるカットオフ周波数 調整回路に設けられた積和器の説明図である。

【図 5 】 本発明の実施の形態 1 によるカットオフ周波数 調整回路に用いられる変換テーブルの説明図である。

【図6】本発明の実施の形態1によるカットオフ周波数 調整回路の制御フローチャートである。

【図7】本発明の実施の形態2によるアナログフィルタ カットオフ周波数可変制御手段の制御フローチャートで ある。

【図8】 本発明の実施の形態3による半導体集積回路装 置のブロック図である。

【図9】本発明の実施の形態3による半導体集積回路装 置に設けられたカットオフ周波数調整回路のブロック図 である。

【図10】本発明の実施の形態3によるカットオフ周波 数調整回路の制御フローチャートである。

【図11】本発明の他の実施の形態によるカットオフ周 波数調整回路の制御フローチャートである。

【符号の説明】

- 1 入出力切り換え部
- 2 アンプ
- 3 ダウンコンバータ
- 4, 4 a アナログフィルタ部
- 5, 5 a A/D変換器
- 6 復調器
- TDMAコントローラ 7 40
 - 8 デコーダ
 - 9 デジタルフィルタ
 - 10 D/A変換器
 - 11 アナログフィルタ
 - 12 オートゲインコントローラ
 - 13 D/A変換器
 - 14 積和器
 - 15 アナログフィルタ
 - 16 A/D変換器

- 18 エンコーダ
- 19 TDMAコントローラ
- 20 変調器
- 21, 21a D/A変換器
- 22, 22 a アナログフィルタ部
- 23 アップコンバータ
- 24 アンプ
- 25 カットオフ周波数調整回路
- 26 波形格納メモリ(正弦波格納部)
- 27 D/A変換器 (第1の信号変換部)
- 28 A/D変換器
- 29 積和器 (実効値演算部)
- 30 判定制御回路
- 3 1 変調器
- 31a 変調部
- 31b ROM (正弦波格納部)
- 32 D/A変換器 (第1の信号変換部)
- 33 A/D変換器 (第2の信号変換部)

34 積和器 (実効値演算部)

- 35 判定制御回路
- 36 カットオフ周波数調整回路

R1, R2 抵抗

CH1, CS1 コンデンサ

CH2~CHn, CS2~CSn コンデンサ (静電容 量素子)

P 演算增幅器 (能動素子)

SWH1~SWHn 制御用スイッチ(導通制御スイッ

SWS1~SWSn 制御用スイッチ(導通制御スイッ

SR シフトレジスタ

AD 加算器

J レジスタ

HT 変換テーブルHT


SW1~SW5 切り換えスイッチ

[図2]

【図5】

図 5


図 2




Σx ²	スイッチ 制御信号N
100~199	0
200~299	1
300~399	3
400~499	1
5	5
a~b	1

【図4】


図 4






[図3]

図 3



[図6]


図 6





. 0/

【図7】


図 7








42.



【図11】



END